Mentor Graphics PADSЕдиный инструмент проектирования печатных плат, включающий все необходимое для создания схемы, размещения компонентов, трассировки, моделирования, проверки электромагнитной совместимости, целостности сигналов, наводок и окончательной подготовки к производству. Основным преимуществом профессионального пакета для проектирования печатных плат Mentor Graphics PADS является сравнительная простота использования, позволяющая приступить к работе сразу же после минимального обучения. Высокая эффективность разработки сложных плат сочетается с небольшими временными и трудовыми затратами, а средства анализа обеспечивают корректный результат. Работу над проектом в PADS можно условно разделить на четыре этапа, за каждый из которых отвечают определенные программы. Для создания принципиальных схем устройств предлагаются утилиты PADS Logic для одиночных пользователей и Dx. Designer для рабочих групп. Программа IO Designer на базе Dx. Designer осуществляет интеграцию с маршрутом проектирования FPGA. Анализ и верификацию проектируемых систем можно выполнить в трех симуляторах. A. Dx. Analog занимается моделированием аналоговых и смешанных схем. В работе используются методы Монте Карло, быстрого преобразования Фурье, оптимизации схем, наихудшего варианта, экстремального значения, а также многие другие. Mentor Graphics Учебник' title='Mentor Graphics Учебник' />Для изучения электротехники и электроники пойдет любой учебник. Остановились мы на пакете Mentor Graphics, который органично. Трех основных продуктов Mentor Graphics в области САПР печатных плат. Мистер Айзек, Mentor Graphics предлагает три ос новных продукта для. Программа Mentor Graphics PADS инструмент проектирования печатных плат. Mentor Graphics Учебник' title='Mentor Graphics Учебник' />Для ExpeditionPCB от Mentor Graphics такая роскошь скорее исключение. Данная публикация не претендует на звание учебника по. Рассмотрен комплекс систем включая системы Mentor Graphics, Altium, KiCad, MEMS Pro, Cadence. Рекомендовано Учебнометодическим. Mentor Graphics Учебник' title='Mentor Graphics Учебник' />B. FusionView. Sim выполняет цифровое моделирование на вентильном уровне с использованием временного анализатора. C. Hyper. Lynx осуществляет проверки целостности сигналов и наводок с выдачей советов по взаимному расположению компонентов. Помимо прочего возможен анализ скин эффекта, потерь в диэлектрике и перекрестной электромагнитной наводки между корпусами интегральных схем, соединенных высокоскоростными шинами. Этап проектирования печатных плат представлен в виде ряда уникальных утилит. A. PADS Layout представляет собой масштабируемую среду для редактирования топологий, размещения компонентов и трассировки, а также подготовки файлов для производства. Возможна трансляция из баз данных P CAD, Or. CAD, CADSTAR и Protel, поддержка плат любой формы. B. PADS Auto. Router предназначен для интерактивной трассировки под произвольными углами. C. PADS Auto. Router HSD дополняет предыдущую программу возможностью разводки высокоскоростных цепей. Искусственно увеличивает длины трасс, применяя вставки типа аккордеон. Для просмотра и изменения технологических файлов предусмотрен редактор Gerb. Tool Fabricator. PADS поддерживает ввод или вывод в форматах Gerber 2. X и 2. 74. D FIRE9. Barco DPF HPGL Excellon и Sieb Meyer для сверления и фрезерования DXF Post. Script Bitmap Out IPC D 3. PADS доступен в трех вариантах, призванных удовлетворить любые потребности пользователей PADS ES Suite разработка законченных устройств, PADS LS Suite для быстрого создания типовых плат и PADS DS Suite ориентирован на инженеров электриков. Цена на них, включая поддержку, составляет около 3. Рассматриваемая программа была разработана международной корпорацией Mentor Graphics, основанной в 1. США. Расцвет Mentor Graphics пришелся на 2. EDA компаний. Сегодня Mentor Graphics ориентируется на современные среды проектирования под Windows, развивая линейки своих продуктов Board Station, Expedition Enterprise и PADS. Штаб квартира находится в Вильсонвилле штат Орегон, штат работников превышает 4. Программная среда PADS написана на английском языке. Софт создан для работы в 3. Windows 7, Windows Vista и Windows XP SP3. Минимальный объем оперативной памяти 1 ГБ, после установки программа занимает 3 ГБ. Распространение программы Shareware платная от 1. Cхема плата ПЛИС Хабрахабр. На Хабре есть статьи для начинающих ПЛИСоводов, есть статьи с обзорами средств трассировки печатных плат. На некоторые из них я уже ссылался в своей первой статье о создании печатных плат. Во второй статье про Sim. Bank в комментариях у меня состоялся диалог о сложности разработки ПЛИС и поддержки проектов с ней. Было высказано мнение, что легче собрать несколько простых устройств вместо одного сложного. Иногда так действительно проще. Когда речь идт о двух, четырх, восьми устройствах. Ряд можно продолжать с привычной вам кратностью. До преодоления порога комфорта. Два это куча А что делать, если есть желающие на 1. За основу возьмм инструмент IO Designer от компании Mentor Graphics. Для Cadence и Or. CAD часто производители компонентов выкладывают библиотечные элементы схемных символов и ячеек для печатных плат. Для Expedition. PCB от Mentor Graphics такая роскошь скорее исключение, чем правило. Про PADS ещ один продукт для сквозного проектирования печатных плат от Mentor Graphics не скажу, мне не приходилось с ним работать. В самой системе проектирования очень удобный менеджер библиотечных компонентов. Для построения посадочных мест компонентов для печатных плат в соответствии с требованиями стандарта IPC 7. LP Wizzard. Для создания графических схемных символов простых и не очень компонентов есть возможность импорта из файла. А для ПЛИС существует IO Designer, который объединяет в себе символьную, схемную, платную от печатной платы и VerilogVHDL части проекта. IO Designer содержит базу знаний о большинстве FPGA и CPLD таких производителей ПЛИС как Xilinx, Altera, Lattice и Acctel. Вместе с выходом новых семейств у производителей ПЛИС MG выпускает обновления к базам ПЛИС. Но новую документацию на семейства микросхем вс равно придтся изучать. Допустим мы выбрали ПЛИС, изучили ознакомились е особенности и готовы творить. При создании проекта мы можем выбрать производителя ПЛИС, семейство ПЛИС, тип корпуса, и количество элементов. А так же указать скорость компонентов для задания точного Part Number. У ПЛИС большинство контактов могут конфигурироваться, как на выход, так и на вход. На первый взгляд подсоединяй не хочу. Сюда мы выведем контроллер SD карт, сюда RGMII для Ethernet PHY и т. Не тут то было. При таком смелом обходе контактов по удобству мы можем наткнутся на массу подводных камней. Чтение документации позволит большинство из них избежать, но легче назначать контакты от этого не станет. И проект платы может превратится в сплошную кашу. На данном изображении вс не так уж и плохо, потому что оно создано искусственно на основе проработанного проекта. Обычно с первого раза вс не так гладко. И на этапе добавления ПЛИС еще не все элементы расставлены на плате. Но специально отмечено, что сигналы с левого нижнего разъма приходят не на самый нижний угол ПЛИС. В результате они пересекаются с с другими сигналами и при трассировке могут потребовать как дополнительных переходных отверстий, так и дополнительных слов платы. Что в итоге увеличит стоимость производства. Возможности настройки контактов также бывают очень ограничены. Хорошо если у нас плата создатся под одно конкретное изделие. Есть выводы смежных элементов, создам для них ответные шинысигналы в ПЛИС. Запустили пробный проект в САПР для ПЛИС. Если вс удалось, то можно отдавать на трассировку. В качестве отступления ЕМНИП на Xilinx Spartan 6 были специально назначенные выводы для памяти DDR которые потом удобно трассировались при правильном взаимном размещении микросхем на плате. И не было необходимости их потом перемещать менять местами. Часто по ТЗ необходимо завести некую универсальность и наша плата в дальнейшем будет использоваться для нескольких проектов. У нас так проектируется центральная плата с процессором для работы со многими другими устройствами, своеобразная отладочная плата с ПЛИС, процессором и ОС для своих. И тут нужно многое предусмотреть. Оставить, если нужен на разъме один контакт для подачи синхронизации, или для вывода сигнала из PLL. Определится с направлениями сигналов на шине вход, выход или двунаправленные. Если у нас центральная плата всегда мастер, то такие сигналы к шине адреса или управляющие можно сделать только на выход. Если у нас на шине есть ответ от ведомой платы типа WAIT или BUSY, то на мастер плате можно их можно назначить на выводы способные быть только входами. Также можно поступить с выводами определяющими присутствие платы. Такое предназначение, на первый взгляд, ограничивает возможности для последующей трассировки и перетасовки сигналов. Но как показывает практика, лучше такие ограничения знать заранее. А не просто назначать всем сигналам Inout. Мы можем выбрать файл откуда черпать список сигналов. Это может быть пробный проект, файл на Verilog или VHDL. Если пробный проект еще не делался, то мы можем не задавать такой файл. А потом просто создать сигналы в окне программы. Типы сигналов по умолчанию. Для одиночных сигналов и для дифференциальных. Далее мы можем назначить место куда мы потом будем выкладывать файл с нашим размещением контактов. Затем нужно определиться как мы хотим работать со схемой, нужны ли нам полноценные символы или достаточно только создания цепей в схемном проекте, а описания всех контактов у нас будут передаваться только в виде обменного фала с САПР ПЛИС. Мне всегда нравился вариант когда не нужно создавать схемных элементов, а все обмены идут через внутренние неведомые пути. Но, работая в коллективе, приходится принимать более приземлнные правила игры. Так, согласно корпоративному стандарту оформления схем мне всегда нужно было делить символ по банкам, выносить отдельно цепи конфигурации, земли, питания и прочие. Есть в таком разделении плюсы, но есть и минусы. Схемный символ приходилось делать мне. Для ПЛИС с 4. 84 контактами не так сложно правильно сделать схемный символ, как может кому то показаться. А вот для микросхемы с 1. Большинство названий контактов имеет длинные и похожие имена и в них легко запутаться. Можно генерировать все символы автоматом. Но тогда они не совпадают с корпоративными предпочтениями. В IOD легко можно создать символ по базе данных элементов просто перетаскивая мышкой из окна списка контактов в окно символа. Не скажу, что это также просто как играть в Веслую ферму, но на этом этапе мы просто можем мышкой назначать сигналы контактам микросхемы. При этом, можно указать как обозначать по названию, по функциональному назначению, по номеру контакта или по своему. Я обычно выбираю отображение по функциональному назначению. Так как на мой взгляд такое название более информативно и тогда на схеме видно, что за сигнал сюда можно завести. Из наблюдений могу отметить, что последние названия у Xilinx для семейств 6 и 7 серии получаются довольно кроткими и информативными. Возможно, если бы я делал схемы с большими объмами памяти, умножителями или какие нибудь коллайдеры, то мне бы пригодилось такое название. IO. И вписать руками необходимое название. Обычно я копирую функциональное назначение и сокращаю его до вида. IO. Для одних банков это нагрузочный резистор только на примной стороне, а для других необходим еще и на выходе. Это можно отметить на схемном символе в свойстве Custom Label. Тоже касается сигналов PCI типа. Не для всех банков можно назначить стандарт шины 3. V PCI. И это тоже можно отметить на символе. Автоэкзаменатор По Электробезопасности. Несмотря на вс большее вытеснение его стандартом PCIe в десктопных системах, в индустриальном исполнение он вс еще популярен. И некоторые заказчики ищут устройства именно в таком исполнении. Можно в символе добавить надпись, для всех контактов сразу. Это уменьшит количество текста внутри символа. Так как любая дополнительная информация будет перегружать символ и схему, тут нужен компромисс. Я такое делал для микросхем Xilinx, у которых есть микросхемы совместимые по контактам внутри одного корпуса с разным количеством логических элементов, но в мелких микросхемах часть контактов не задействована.